ДОСЛІДЖЕННЯ МЕТОДІВ ЗБІЛЬШЕННЯ ШВИДКОДІЇ ПІДСИСТЕМИ ПАМ’ЯТІ У ЕЛЕКТРОННО ОБЧИСЛЮВАЛЬНИХ МАШИНАХ
DOI: 10.31673/2786-8362.2024.023081
Анотація
У даній статті розглядаються
методи оптимізації взаємодії між процесором та оперативною пам'яттю (ОЗП) для підвищення
продуктивності комп'ютерних систем. Досліджуються основні параметри таймінгів пам'яті DDR4
згідно зі специфікацією JEDEC, а також вплив цих параметрів на швидкодію системи.
Досліджується взаємозалежність внутрішніх параметрів затримок пам’яті та їх вплив між собою.
Представлено рекомендації щодо налаштування первинних та вторинних таймінгів ОЗП, а також
особливості багатоканальних конфігурацій, які дозволяють досягти оптимальної швидкодії пам'яті
для наукових обчислень, машинного навчання та інших ресурсомістких завдань. Розглянуті основні
методи оптимізації, ключові особливості та вплив на швидкодію. Зазначено основні програми для
тестування стабільності системи при виконанні дій з оптимізації швидкодії, зроблена теоретична
викладка ключової інформації для подальших поглиблених досліджень теми, та впровадження
методів оптимізації для покращення швидкодії при роботі на ЕОМ та виконанні задач, що
потребують високої швидкодії системи. Проведено систематизацію інформації про затримки на
хардверному рівні, всередині центрального процесору та взаємодії внутрішнього контролеру
пам’яті з оперативними запам’ятовуючими пристроями.
Ключові слова: RAM, JEDEC, DRAM, DDR, латентність пам’яті, кеш-пам’ять процесора,
оптимізація затримок, таймінги ОЗП, методи оптимізації пам’яті, memory management
Список використаної літератури:
1. Tanenbaum, A. S., Austin, T. Structured Computer Organization: International Edition. New
York: Pearson Education, 2013. 656 с.
2. Hennessy, J. L., Patterson, D. A. Computer Architecture. Boston: Morgan Kaufmann, 2017.
856 с.
3. Patterson, D. A., Hennessy, J. L. Computer Organization and Design: The Hardware/Software
Interface. Morgan Kaufmann, 2021. 812 с.
4. Gilreath, W. F. Computer Architecture: A Minimalist Perspective. Boca Raton: CRC Press,
2019. 352 с.
5. Intel Corporation. Intel 64 and IA-32 Architectures Software Developer's Manual: Combined
Volumes: 1, 2A, 2B, 2C, 2D, 3A, 3B, 3C, 3D, and 4. Santa Clara: Intel Press, 2019. 1247 с.
6. Lin, Y., Snyder, L. Understanding Modern x86 Assembly Language: 32-bit, 64-bit, SSE, and
AVX. San Francisco: No Starch Press, 2018. 464 с.
7. Hwang, K., Briggs, F. A. Computer Architecture and Parallel Processing. New York:
McGraw-Hill Education, 2010. 752 с.
8. Kain, M. M., Mocaby, W. J. Intel Microprocessors: Hardware, Software, and Applications.
Upper Saddle River: Prentice Hall, 2014. 824 с.
9. JEDEC Solid State Technology Association. DDR4 SDRAM JESD79-4. 2012. 312 с.
